# PATENT ABSTRACTS OF JAPAN

(11)Publicati n number:

2001-167039

(43)Dat of publication of application: 22.06.2001

(51)Int.CI.

G06F 3/06 G06F 13/14 G11B 20/10

(21)Application number: 11-350779

(71)Applicant:

**NEC CORP** 

(22)Date of filing:

09.12.1999


(72)Inventor:

KAWANO MASAFUMI

#### (54) DISK ARRAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a disk array device capable of build-up/detaching to an FC-AL by specifying the physical drive of fault occurrence when the interface of the FC-AL is linked down. SOLUTION: Hub control parts 106 and 109 are connected by a serial communication interface 110, the hub control part 106 has a command decoder 141 and AND circuits 142-1 to 142-n for inputting enable signals a1-an from physical drives 107-1 to 107-n and control signals 1-en from the command decoder 141, the outputs from the AND circuits 142-1 to 142-n are inputted to enable terminals (1) to (n) of a hub 105 and ports (1) to (n) of the hub 105 are controlled.



### **LEGAL STATUS**

[Date of request for examination]

15.11.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the xaminer's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-167039 (P2001-167039A)

(43)公開日 平成13年6月22日(2001.6.22)

(51) Int.Cl.7	識別記号	FΙ	デーマコート*(参考)
G06F 13/10	3 4 0	G06F 13/10	340A 5B014
3/06	5 4 0	3/06	540 5B065
13/14	3 3 0	13/14	330E 5D044
G11B 20/10		G 1 1 B 20/10	Н
•			

審査請求 有 請求項の数8 OL (全 8 頁)

(21)出願番号	特顧平11-350779	(71)出顧人 000004237
ν.		日本電気株式会社
(22)出願日	平成11年12月9日(1999.12.9)	東京都港区芝五丁目7番1号
in.		(72)発明者 川野 政史
•		東京都港区芝五丁目7番1号 日本電気
		式会社内
		(74)代理人 100082935
		弁理士 京本 直樹 (外2名)
		Fターム(参考) 5B014 EA04 EB04 GA05 GA06 GA13

GA19 GE05 HC13

58065 BA01 CA05 CA15 CA30 EA12

EA18 ZA03 ZA13

50044 AB02 BC01 CC04 HL02 HL06


# (54) 【発明の名称】 ディスクアレイ装置

### (57)【要約】

【課題】FCーALのインタフェースがリンクダウンした場合、障害発生の物理ドライブを特定し、FCーALへ組み込み/切り離しができるディスクアレイ装置を提供する。

【解決手段】ハブ制御部106、109間をシリアル通信インタフェース110で接続し、ハブ制御部106、109は、コマンドデコーダ141と、物理ドライブ107-1~107-nからのイネーブル信号a1~anとコマンドデコーダ141からの制御信号e1~enとが入力されるAND回路142-1~142-nからの出力をハブ105のイネーブル端子(1)~イネーブル端子

(n) に入力し、ハブ105のポート (1) ~ポート(n) を制御する。



### 【特許請求の範囲】

【請求項1】 複数の物理ドライブと、前記複数の物理 ドライブをファイバチャネル・インタフェースで各々接 続する第一ディスクアレイ制御部および第二ディスクア レイ制御部とを有し、前記第一ディスクアレイ制御部お よび前記第二ディスクアレイ制御部は、各々、前記物理 ドライブに対する動作命令を発行するCPUと、前記C PUとPCIバスにより接続され前記CPUからの命令 を前記物理ドライブに対して実行するファイバチャネル 制御部およびクロスコール制御部と、前記複数の物理ド ライブと前記ファイバチャネル制御部とにファイバチャ ネル・インタフェースにより接続されるハブと、前記ハ プと前記ファイバチャネル・インタフェースにより接続 され前記物理ドライブの前記ハブへの接続/切り離しを 制御するハブ制御部とを有し、前記ハブ制御部は、前記 ファイパチャネル制御部から受信したコマンドを解読し 制御信号を出力するコマンドデコーダと、前記物理ドラ イブからのイネーブル信号と前記コマンドデコーダから の前記制御信号とが入力されるAND回路とを有し、前 記AND回路の出力は前記ハブに入力され、前記第一デ ィスクアレイ制御部の前記ハブ制御部と前記第二ディス クアレイ制御部の前記ハブ制御部とはシリアル通信イン タフェースで接続されることを特徴とするディスクアレ イ装置。

【請求項2】 前記第一ディスクアレイ制御部の前記ク ロスコール制御部は、前記第二ディスクアレイ制御部の 前記ハブと前記ファイバチャネル・インタフェースによ り接続され、前記第二ディスクアレイ制御部の前記クロ スコール制御部は、前記第一ディスクアレイ制御部の前 記ハブと前記ファイバチャネル・インタフェースにより 接続されることを特徴とする請求項1記載のディスクア レイ装置。

【請求項3】 前記CPUは、前記物理ドライブに対す るデータ読み出しまたはデータ書き込み命令を発行し、 また、前記ハブ制御部に対して前記物理ドライブをファ イバチャネル・アービットレーション・ループからの切 り離し/組み込み命令を発行することを特徴とする請求 項1記載のディスクアレイ装置。

【請求項4】 前記ファイバチャネル制御部は、PCI バスにて受信した前記CPUからのコマンドを解読し、 ファイバチャネル・アービットレーション・ループのプ ロトコルに変換して前記物理ドライブに対して命令を出 すことを特徴とする請求項1記載のディスクアレイ装

【請求項5】 前記クロスコール制御部は、PCIバス にて受信した前記CPUからのコマンドを解読し、ファ イバチャネル・アービットレーション・ループのプロト コルに変換して前記物理ドライブに対して命令を出すこ とを特徴とする請求項1または2記載のディスクアレイ 装置。

【請求項6】 前記ハブは、前記複数の物理ドライブと 前記ファイバチャネル・インタフェースにより接続され る複数のポートと、複数の前記ポートの各々に対応した 前記AND回路からの入力信号端子とを有することを特

徴とする請求項1記載のディスクアレイ装置。

2

【請求項7】 前記ハブ制御部は、前記物理ドライブが 未装着の場合、前記物理ドライブのファイバチャネル・ アーピットレーション・ループへの前記ハブの前記ポー トをバイパスし、前記物理ドライブが装着された場合、 10 ファイバチャネル・アーピットレーション・ループへの 前記ハブの前記ポートを組み込む制御を行うことを特徴 とする請求項1記載のディスクアレイ装置。

【請求項8】 前記第一ディスクアレイ制御部または前 記第二ディスクアレイ制御部のファイバチャネル・アー ピットレーション・ループが前記物理ドライブの障害に よりリンクダウンして使用できない状態の場合、前記C PUは、前記クロスコール制御部を介して前記第二ディ スクアレイ制御部または前記第一ディスクアレイ制御部 の前記ハブ制御部に対して障害発生の前記物理ドライブ 20 に対する前記ハブの前記ポート切断命令を発行し、前記 ポート切断命令を受信した前記ハブ制御部は、前記シリ アル通信インタフェースを経由して他方の前記ハブ制御 部に対して障害発生の前記物理ドライブを前記ハブの前 記ポートから切り離す命令を出し、切り離し命令を受信 した前記ハブ制御部は該当する前記物理ドライブをファ イバチャネル・アービットレーション・ループから切り 離す制御を行うことを特徴とする請求項1乃至7の何れ か1項記載のディスクアレイ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ファイバチャネル ・インタフェースを有するディスクアレイ装置に関し、 特に、障害の発生した物理ドライブの特定および切り離 しを可能としたディスクアレイ装置に関する。

[0002]

40

【従来の技術】従来のこの種のディスクアレイ装置に付 いて図面を参照して説明する。

【0003】図3は、従来のディスクアレイ装置250 を示す構成プロック図である。

【0004】図3を参照するとディスクアレイ装置25 0は、CPU (Central Processing Unit) 201とファイバチャネル制御部202と ハブ203とハブ制御部204とからなる第一ディスク アレイ制御部206と、CPU221とファイバチャネ ル制御部222とハブ223とハブ制御部224とから なる第二ディスクアレイ制御部207と、n台の物理ド ライブ205-1~205-n(205-2~205n-1は省略して図示せず)とから構成されている。

【0005】第一ディスクアレイ制御部206は、物理 50 ドライブ 2 0 5 - 1 ~ 2 0 5 - n に対する動作命令を発

行し且つ制御を行うCPU201と、CPU201とP CI (Peripheral Component I nterconnect) バス208により接続されて PU201からの命令を解読してハブ203を経由して 物理ドライブ205ー1~205~nに対するアクセス を実行するファイバチャネル制御部202と、物理ドラ イブ205~1~205~nとファイバチャネル制御部 202とにファイバチャネル・インタフェース211、 214、209により接続されるハブ203と、ハブ2 03とファイバチャネル・インタフェース210により 接続され物理ドライブ205-1~205-nのハブ2 03への接続/切り離しを制御するハブ制御部204と から構成されている。

【0006】また、第二ディスクアレイ制御部207 は、物理ドライブ205-1~205-nに対する動作 命令を発行し且つ制御を行うCPU221と、CPU2 21とPCIバス228により接続されCPU221か らの命令を解読してハブ223を経由して物理ドライブ 205-1~205-nに対するアクセスを実行するフ 1~205-nとファイバチャネル制御部222とにフ ァイバチャネル・インタフェース212、213、21 5により接続されるハブ223と、ハブ223とファイ バチャネル・インタフェース216により接続され物理 ドライブ205-1~205-nのハブ223への接続 /切り離しを制御するハブ制御部224とから構成され ている。

【0007】次に、上述のように構成されたディスクア レイ装置250の動作に付いて説明する。なお、第一デ 部207とは、同一動作を行う故、第一ディスクアレイ 制御部206に付いてのみ、以下に説明する。

【0008】CPU201が物理ドライブ205〜1~ 205ーnに対してアクセス命令を発行する場合は、先 ず、PCIバス208経由でファイバチャネル制御部2 02に対して命令を発行し、ファイバチャネル制御部2 02は、CPU201からの命令を解読し、ハブ203 を経由して物理ドライブ205-1~205-nに対し てアクセス命令を出す。

【0009】ハブ制御部204は、各物理ドライブ20 5-1~205-nのハブ203への接続/切り離しを 制御し、物理ドライブ205ー1~205ーnがディス クアレイ装置250から取り外された場合は、自動的に 物理ドライブ205-1~205-nが取り外された位 置を認識し、直ちにハブ203の該当するファイバチャ ネル・インタフェース211、214のポートをバイパ スすることにより、ファイバチャネル・インタフェース 211、214のラインはループを形成でき、他の接続 されている物理トライプ205-1~205-nにアク セス可能となる。

【0010】また、物理ドライブ205-1~205nをディスクアレイ装置250に装着した場合は、ハブ 制御部204は、物理ドライブ205-1~205-n が挿入された物理的位置を自動検出し、物理ドライブ2 05-1~205-nが接続されたハブ203のファイ バチャネル・インタフェース211、214のポートを ファイバチャネル・インタフェース210のラインに組 み込む。なお、ハブ制御部204は、ファイバチャネル インタフェース210のラインでハブ203に接続さ 10 れており、ファイバチャネル・インタフェース209の ラインを使用してファイバチャネル制御部202からハ ブ203のファイバチャネル・インタフェース211、 214のポート制御が可能となっている。

【0011】更に、ハブ203に接続されている物理ド ライブ205ー1~205ーnがフォールト状態に陥っ た場合は、物理ドライブ205-1~205-nは、ハ ブ203を介してハブ制御部204に対してフォールト 信号を送出し、フォールト信号を受信したハブ制御部2 04は、フォールト情報をファイバチャネル・インタフ ァイバチャネル制御部222と、物理ドライブ205ー *20* ェース209のラインを経由してファイバチャネル制御 部202へ送出する。

> 【0012】ファイバチャネル制御部202は、CPU 201に対してPCIバス208を経由して物理ドライ プ205一1~205一nにフォールト状態を検出した 旨を報告する。

【0013】CPU201は、フォールト状態が報告さ れた物理ドライブ205-1~205-nをハブ203 から切り離すため、ファイバチャネル制御部202に対 してPCIバス208経由で切り離し命令を送信し、切 ィスクアレイ制御部206と、第二ディスクアレイ制御 30 り離し命令を受けたファイバチャネル制御部202は、 ハブ制御部204に対して該当する物理ドライブ205 -1~205-nのハブ203とのファイバチャネル・ インタフェース211、214のポートをバイパスする ようファイバチャネル・インタフェース209のライン を使用して命令する。

> 【0014】バイパス命令を受信したハブ制御部204 は、該当する物理ドライブ205-1~205-nのフ ァイバチャネル・インタフェース211、214のポー トをバイパスする。

【0015】バイパス動作完了後、該当する物理ドライ プ205-1~205-nの交換を実施することができ

#### [0016]

【発明が解決しようとする課題】以上説明したように、 従来のディスクアレイ装置は、ハブの制御を行うハブ制 御部が、物理ドライブが接続されているファイバチャネ ル・インタフェースのループ内に接続されているため、 ファイバチャネル・インタフェースのループがリンクダ ウンを起こした場合には、CPUはハブの制御が不可能 50 となり、物理ドライブの障害でリンクダウンが発生した 場合は、障害発生の物理ドライブをファイバチャネル・ インタフェースのループから切り離すことができないと いう課題がある。

【0017】本発明の目的は、ファイバチャネル・イン タフェースのループがリンクダウンした場合にも、障害 発生の物理ドライブを特定し、ループから切り離すこと ができるディスクアレイ装置を提供することにある。

#### [0018]

【課題を解決するための手段】本発明のディスクアレイ 装置は、複数の物理ドライブと、複数の物理ドライブを 10 を行うことを特徴とする。 ファイバチャネル・インタフェースで各々接続する第一 ディスクアレイ制御部および第二ディスクアレイ制御部 とを有し、第一ディスクアレイ制御部および第二ディス クアレイ制御部は、各々、物理ドライブに対する動作命 令を発行するCPUと、CPUとPCIバスにより接続 されCPUからの命令を物理ドライブに対して実行する ファイバチャネル制御部およびクロスコール制御部と、 複数の物理ドライブとファイバチャネル制御部とにファ イバチャネル・インタフェースにより接続されるハブ 続され物理ドライブのハブへの接続/切り離しを制御す るハブ制御部とを有し、ハブ制御部は、ファイバチャネ ル制御部から受信したコマンドを解読し制御信号を出力 するコマンドデコーダと、物理ドライブからのイネーブ ル信号とコマンドデコーダからの制御信号とが入力され るAND回路とを有し、AND回路の出力はハブに入力 され、第一ディスクアレイ制御部のハブ制御部と前第二 ディスクアレイ制御部のハブ制御部とはシリアル通信イ ンタフェースで接続されることを特徴とする。

【0019】第一ディスクアレイ制御部のクロスコール 制御部は、第二ディスクアレイ制御部のハブとファイバ チャネル・インタフェースにより接続され、第二ディス クアレイ制御部のクロスコール制御部は、第一ディスク アレイ制御部のハブとファイバチャネル・インタフェー スにより接続されることを特徴とする。

【0020】CPUは、物理ドライブに対するデータ読 み出しまたはデータ書き込み命令を発行し、また、ハブ 制御部に対して物理ドライブをファイバチャネル・アー ビットレーション・ループからの切り離し/組み込み命 令を発行することを特徴とする。

【0021】ファイバチャネル制御部は、PCIバスに て受信したCPUからのコマンドを解読し、ファイバチ ャネル・アービットレーション・ループのプロトコルに 変換して物理ドライブに対して命令を出すことを特徴と する。

【0022】クロスコール制御部は、PCIバスにて受 信したCPUからのコマンドを解読し、ファイバチャネ ル・アービットレーション・ループのプロトコルに変換 して物理ドライブに対して命令を出すことを特徴とす る。

【0023】ハブは、複数の物理ドライブとファイバチ

ャネル・インタフェースにより接続される複数のポート と、複数のポートの各々に対応したAND回路からの入 力信号端子とを有することを特徴とする。

【0024】ハブ制御部は、物理ドライブが未装着の場 合、物理ドライブのファイバチャネル・アーピットレー ション・ループへのハブのポートをバイパスし、物理ド ライブが装着された場合、ファイバチャネル・アーピッ トレーション・ループへのハブのポートを組み込む制御

【0025】第一ディスクアレイ制御部または第二ディ スクアレイ制御部のファイバチャネル・アービットレー ション・ループが物理ドライブの障害によりリンクダウ ンして使用できない状態の場合、CPUは、クロスコー ル制御部を介して第二ディスクアレイ制御部または第一 ディスクアレイ制御部のハブ制御部に対して障害発生の 物理ドライブに対するハブのポート切断命令を発行し、 ポート切断命令を受信したハブ制御部は、シリアル通信 インタフェースを経由して他方のハブ制御部に対して障 と、ハブとファイバチャネル・インタフェースにより接 20 害発生の物理ドライブをハブのポートから切り離す命令 を出し、切り離し命令を受信したハブ制御部は該当する 物理ドライブをファイバチャネル・アーピットレーショ ン・ループから切り離す制御を行うことを特徴とする。

[0026]

【発明の実施の形態】次に、本発明のディスクアレイ装 置の一実施の形態について、図面を参照して説明する。 【0027】図1は、本発明のディスクアレイ装置15 0を示す構成プロック図、図2は、図1中のハブ105 とハブ制御部106との詳細を示す構成ブロック図であ る。(なお、ハブ111とハブ制御部109とは、ハブ 105とハブ制御部106と同一構成故、その詳細図を 省略する。)

図1、および図2を参照すると、ディスクアレイ装置1 50は、第一ディスクアレイ制御部126と、第二ディ スクアレイ制御部127と、n台の物理ドライブ107 -1~107-nとから構成されている。(但し、物理 ドライブ107-2~107-n-1、および、それら と各構成要素との接続関係は省略して図示せず。)

第一ディスクアレイ制御部126は、物理ドライブ10 40 7-1~107-nに対する動作命令を発行するCPU 101と、CPU101とPCIパス102により接続 されてPU101からの命令を物理ドライブ107一1 ~107-nに対して実行するファイバチャネル制御部 103およびクロスコール制御部104と、複数の物理 ドライブ107-1~107-nとファイバチャネル制 御部103とにファイバチャネル・インタフェース13 1、133、135により接続されるハブ105と、ハ プ105とファイバチャネル・インタフェース139に より接続され物理ドライブ107-1~107-nのハ 50 ブ105への接続/切り離しを制御するハブ制御部10

6とから構成され、ハブ制御部106は、ファイバチャ ネル制御部103から受信したコマンドを解読し制御信 号e1~enを出力するコマンドデコーダ141と、物 理ドライブ107一1~107一nからのイネーブル信 号al~anとコマンドデコーダ141からの制御信号 e 1~enとが入力されるAND回路142-1~14 2-nとから成り、AND回路142-1~142-n からの出力であるポートイネーブル信号は1~はnは、

ポート (1) ~ポート (n) の各々に対応したハブ10 5のイネーブル端子(1)~イネーブル端子(2)に入 力され、ハブ105のポート(1)~ポート(n)を制 御するよう構成されている。

【0028】また、第二ディスクアレイ制御部127 は、物理ドライブ107-1~107-nに対する動作 命令を発行するCPU115と、CPU115とPCI バス114により接続されてPU115からの命令を物 理ドライブ107-1~107-nに対して実行するフ ァイバチャネル制御部113およびクロスコール制御部 112と、複数の物理ドライブ107-1~107-n ・インタフェース132、134、136により接続さ れるハブ111と、ハブ111とファイバチャネル・イ ンタフェース140により接続され物理ドライブ107 ー1~107ーnのハブ111への接続/切り離しを制 御するハブ制御部109とから構成されている。 (ハブ 111とハブ制御部109とは、ハブ105とハブ制御 部106と同一構成故、その説明を省略する。)

さらに、第一ディスクアレイ制御部126のハブ制御部 106と第二ディスクアレイ制御部127のハブ制御部 109とは、シリアル通信インタフェース110で接続 され、第一ディスクアレイ制御部126のクロスコール 制御部104は、第二ディスクアレイ制御部127のハ ブ111とファイバチャネル・インタフェース137に より接続され、第二ディスクアレイ制御部127のクロ スコール制御部112は、第一ディスクアレイ制御部1 26のハブ105とファイバチャネル・インタフェース 138により接続される構成となっている。

【0029】次に、以上のように構成されたディスクア レイ装置150の動作について、図1、図2を参照して 説明する。

【0030】CPU101が物理ドライブ107-1~ 107-nに対してリード動作のアクセスコマンドを発 行する場合は、先ず、CPU101は、PCIバス10 2経由でファイバチャネル制御部103に対してリード 動作のコマンドを発行する。

【0031】ファイバチャネル制御部103は、CPU 101からのコマンドを解読し、ファイバチャネル・ア ーピットレーション・ループ(以下、FC-ALと称 す)のプロトコルに変換して、ハブ105を経由して物 のコマンドを出す。

【0032】ハブ105は、物理ドライブ107-1~ 107-nをFC-AL内への組み込み、或いは、FC -ALからの切り離しを行い、ハブ制御部106は、そ れを制御する。

8

【0033】物理ドライブ107-1~107-nがF C-ALから切り離された場合、イネーブル信号a1~ anがインアクティブとなることにより、該当する物理 ドライブ107一1~107一nがディスクアレイ装置 10 150に未装着である位置を検出し、該当する物理ドラ イブ107-1~107-nのハブ105のポート

(1) ~ポート (n) に対応するイネーブル端子 (1) ~イネーブル端子(n)にAND回路142-1~14 2-nからの出力であるポートイネーブル信号 d1~d nをディスエーブルとして入力することにより、ポート (1) ~ポート (n) をバイパスする。

【0034】上記とは逆に、ディスクアレイ装置150 に新たに物理ドライブ107一1~107一nが組み込 まれた場合は、ハブ制御部106は、物理ドライブ10 とファイバチャネル制御部113とにファイバチャネル 20 7-1~107-nの該当するイネーブル信号a1~a nがアクティブとなることにより、該当する物理ドライ ブ107ー1~107ーnの物理的位置を自動的に検出 し、該当する物理ドライブ107-1~107-nが接 続されるハブ105のファイバチャネル・インタフェー ス131、133のポート(1)~ポート(n)を組み 込また。

> 【0035】ハブ制御部106は、ファイバチャネル・ インタフェース139のラインでハブ105に接続され ており、ファイバチャネル・インタフェース135のラ インを使用してファイバチャネル制御部103から受信 したコマンドをコマンドデコーダ141で解読し、AN D回路142-1~142-nに出力する制御信号e1 ~enを制御してAND回路142-1~142-nか ちの出力のポートイネーブル信号 d1~dnを制御する ことにより、ハブ105のファイバチャネル・インタフ ェース131、133のポート(1)~ポート(n)の 制御が可能となっている。

【0036】また、ハブ制御部106は、CPU101 からのコマンドおよび第二ディスクアレイ制御部127 40 のハプ制御部109のコマンドにより、ハブ105に対 して該当する物理ドライブ107一1~107一nのポ ート(1)~ポート(n)を制御することができる。

【0037】次に、一例として、物理ドライブ107一 1の障害により、第一ディスクアレイ制御部126のハ プ105が接続されているFC-ALのインタフェース がリンクダウンした場合における、障害発生の物理ドラ イブ107一1をFC-ALから切り離す動作に付いて 説明する。

【0038】リンクダウンを検出したCPU101は、 理ドライプ107-1 $\sim$ 107-nに対してリード動作 50 クロスコール制御部104に対してPCIバス102を

介して物理ドライブ107一1のファイバチャネル・イ ンタフェース131をパイパスするよう命令を出し、命 令を受信したクロスコール制御部104は、PCIバス 102を介して受信したCPU101からのコマンドを 解読し、FC-ALのプロトコルに変換して、ファイバ チャネル制御部113に対して、ハブ105を利用して 物理ドライブ107~1のファイバチャネル・インタフ ェース131のポート(1)をバイパスするように命令

【0039】物理ドライブ107-1のポート(1)を 10 図である。 バイパスする命令を受信したファイバチャネル制御部1 13は、その命令をPCIバス114を介してCPU1 15に伝える。

【0040】次に、CPU115は、ハブ制御部109

に対して、ハブ制御部106に物理ドライブ107-1 のファイバチャネル・インタフェース131のポート (1) をバイパスする指示を出すように命令する。命令 を受信したハブ制御部109は、シリアル通信インタフ ェース110を使用して、ハブ制御部106に対して物

理ドライブ107-1のファイバチャネル・インタフェ 20 126、206 ース131のハブ105上のポート(1)をバイパスす るよう指示を出す。

【0041】指示を受けたハブ制御部106は、コマン ドデコーダ141でコマンドを解読し、ハブ105のポ ート(1)に対応するイネーブル端子(1)をディスエ ーブルにするように制御信号e1を制御し、物理ドライ ブ107-1のファイバチャネル・インタフェース13 1のハブ105のポート(1)をバイパスすることによ り、障害発生の物理ドライブ107-1をFC-ALか ら切り離すことができる。

【0042】バイパス動作を完了したことを上述とは逆 の順で、CPU101に対して通知し、物理ドライブ1 07-1のバイパスが完了したことを受信したCPU1 01は、通常動作通り、ファイバチャネル制御部103 を経由して物理ドライブ107-1~107-nに対し てアクセス可能となる。

#### [0043]

を出す。

【発明の効果】以上説明したように、本発明のディスク アレイ装置は、第一ディスクアレイ制御部と第二ディス クアレイ制御部との間で、相互に相手方のハブ制御部に 40 フェース 対して該当するファイバチャネル・インタフェースのハ ブ上のポートを制御できるため、物理ドライブの障害に よりFC-ALのリンクダウンが発生した場合に、障害 発生の物理ドライブの特定ができ、障害発生の物理ドラ

イブのファイバチャネル・インタフェースのハブのポー トをバイパスして切り離すことができるという効果があ

#### 【図面の簡単な説明】

【図1】本発明のディスクアレイ装置を示す構成ブロッ ク図である。

【図2】図1中のハブとハブ制御部との詳細を示す構成 ブロック図である。

【図3】従来のディスクアレイ装置を示す構成プロック

#### 【符号の説明】

101,115 CPU

PCIバス 102, 114

103,113 ファイバチャネル制御部

クロスコール制御部 104,112

105, 111 ハブ

ハブ制御部 106, 109

物理ドライブ 107-1~107-n

110 シリアル通信インタフェース

第一ディスクアレイ制御部

127, 207 第二ディスクアレイ制御部

131, 132, 133 ファイバチャネル・インタ フェース

134、135、136 ファイバチャネル・インタ フェース

137, 138 ファイバチャネル・インタフェース

ファイバチャネル・インタフェース 139,140

コマンドデコーダ 141

142-1~142-n AND回路

30 150, 250 ディスクアレイ装置

201, 221 CPU

202, 222 ファイバチャネル制御部

ハブ 203, 223

204, 224 ハブ制御部

205-1~205-n 物理ドライブ

208, 228 PCIバス

209, 210, 211 ファイバチャネル・インタ フェース

212、213、214 ファイバチャネル・インタ

215, 216 ファイバチャネル・インタフェース


a 1 ~ a n イネーブル信号

ポートイネーブル信号  $d1\sim dn$ 


e l ~ e n 制御信号

9

【図1】



【図2】



【図3】

